| (1)授業の達成目標 | | 【授業で得られる「学位授与の方針」要素】 | ⇔ | 【授業の達成目標】 | | ２５Tカリ, ２４Tカリ, ２３Tカリ | | 【22T～】共通教育による幅広い教養と，工学の専門分野における基礎学力が身についている。 | ⇔ | ・コンピュータデバイス、回路、アーキテクチャに関する基礎知識を有する。 | | 【22T～】専門的学力を基礎とし，的確な情報を収集・理解し，これを他の人に発信できる能力が身についている。 | ⇔ | ・コンピュータの原型となる電卓の動作を理解し、最も簡単な機能を有する電卓を設計する能力を有する。
・論理回路を構成するデバイスについて基本的知識を有し、これらを構成して目的とする回路、システムを構成できる能力を有する。 | | 【22T～】様々な課題を見つけ取り組む力が身についている。 | ⇔ | ・コンピュータのハードウェア、ソフトウェアに関する要素技術を理解し、ハードウェア、ソフトウェア、及びコンピュータ応用分野におけるシステムの設計、試作、評価を行なうことができる。
|
|
| (2)授業の概要 | コンピュータはもとより、スマートフォン、携帯音楽プレーヤーなど、日常使用する多くの製品には、ロジック（論理）ICが組み込まれています。2年前期 「論理回路基礎」の内容＜(1)数系(2進数とデータ表現)、(2)論理関数（ブール代数）、(3)組合せ回路＞を発展させ、より高度で実践的な内容について解説します。
具体的には、
(1) カウンタやレジスタ等の順序回路とクロック同期回路
(2) 論理回路の遅延時間とその予測
(3) 組合せ演算回路と順序回路を組み合わせたレジスタ・トランスファ論理
(4) 大規模論理回路の設計に用いられているハードウェア記述言語（HDL）
等が中心になります。
|
| (3)授業計画 | 授業は、1コマ2時間×1週2コマ（講義と演習）を15回、合計60時間行う。
第１回 イントロダクション
第２回 順序回路の基礎
第３回 順序回路の応用（カウンタ、シフトレジスタ、巡回符号器など）
第４回 順序回路の応用（パイプライン設計）
第５回 論理回路素子（CMOSトランジスタ基礎）
第６回 論理回路素子（CMOS論理回路）
第７回 論理回路の遅延時間（ゲート遅延の見積り方）
第８回 論理回路の遅延時間（ゲート段数、ゲートサイズの最適化）
第９回 同期回路のタイミング基礎
第１０回 同期回路のタイミング設計（遅延の影響、ハザードなど）
第１１回 ハードウェア記述言語（組合せ回路の記述方法）
第１２回 ハードウェア記述言語（順序回路の記述方法）
第１３回 ハードウェア記述言語（状態マシン、テスト回路の記述方法）
第１４回 まとめ、授業アンケート
上記の間に小テストを数回実施します。
定期試験
|
| (4)成績評価の方法 | 単位の認定は、演習と課題のレポート、小テスト、期末試験の成績により総合的に判定します。
比率は以下の通りです。
期末試験の成績（50％）＋講義で出題する小テスト（20%）＋演習（30%）
|
| (5)成績評価の基準 | 演習については、レポートと授業態度に関する評点で評価します。最終的な解答結果だけではなく、そこに至るまでのアプローチを含め総合的に判定します。
上記の点数で、概ね60％あれば「水準にある」、70％以上であれば「やや上にある」、80％以上であれば「かなり上にある」、90％以上であれば「卓越している」、と評価します。
|
| (6)事前事後学習の内容 | 教科書と配布資料を基に授業を進めます。予習、復習を欠かさないようにしてください。
授業時間30時間（2時間×15回）に対して、自習学習時間60時間（4時間×15回）程度の学修が望ましいです。
|
| (7)履修上の注意 | 電子情報システム工学科の選択必修科目になります。そのため、電子情報システム工学科所属の２年次生以外の受講希望学生は、演習機材の関係により受講制限を設ける可能性がありますのでご注意ください。また、期末試験の結果により、演習の実施スケジュールが春休みにかかる可能性がありますので、その点承知しておいてください。
基礎論理回路の受講を前提に授業を進めるので、授業内容で不明な点があれば適宜復習するなどして補うこと。
|
| (8)質問,相談への対応 | 基本的に授業後かオフィスアワーの時間に質問を受け付けます。
オフィスアワーの場合は事前にEメール等でアポイントメントを取ってください。 |
| (9)その他 | |
| 【教科書】 | ビジュアル論理回路入門，井澤裕司，プレアデス出版（定価2,640円）
、及び、配布資料 |
| 【参考書】 | ウェスト&ハリス CMOS VLSI 回路設計 基礎編，ニール・ウェスト他（著），宇佐美公良他 （監訳） （定価7,040円）
Ivan Sutherland, Bob Sproull, David Harris, “Logical Effort: Designing Fast CMOS Circuits” Morgan Kaufmann（15,633円）
|
| 【添付ファイル】 |
なし |